电子封装的技术精选(十四篇)

序言：作为思想的载体和知识的探索者，写作是一种独特的艺术，我们为您准备了不同风格的14篇电子封装的技术，期待它们能激发您的灵感。

篇1

【关键词】：微电子封装； 关键技术 ； 应用前景

【引言】：近年来，各种各样的电子产品已经在工业、农业、国防和日常生活中得到了广泛的用。伴随着电子科学技术的蓬勃发展，使得微电子工业发展迅猛，这很大程度上是得益于微电子封装技术的高速发展。这样必然要求微电子封装要更好、更轻、更薄、封装密度更高，更好的电性能和热性能，更高的可靠性，更高的性能价格比，因此采用什么样的封装关键技术就显得尤为重要。

1. 微电子封装的概述

1.1微电子封装的概念

微电子封装是指利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出连线端子并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。在更广的意义上讲，是指将封装体与基板连接固定，装配成完整的系统或电子设备，并确定整个系统综合性能的工程【1】。

1.2微电子封装的目的

微电子封装的目的在于保护芯片不受或少受外界环境的影响，并为之提供一个良好的工作条件，以使电路具有稳定、正常的功能。

1.3微电子封装的技术领域

微电子封装技术涵盖的技术面积广，属于复杂的系统工程。它涉及物理、化学、化工、材料、机械、电气与自动化等各门学科，也使用金属、陶瓷、玻璃、高分子等各种各样的材料，因此微电子封装是一门跨学科知识整合的科学，整合了产品的电气特性、热传导特性、可靠性、材料与工艺技术的应用以及成本价格等因素。

2 微电子封装领域中的关键技术

目前，在微电子封装领域中，所能够采用的工艺技术有多种。主要包括了栅阵列封装（BGA）、倒装芯片技术（FC）、芯片规模封装（CSP）、系统级封装（SIP）、三维（3D）封装等（以下用简称代替）【2】。下面对这些微电子封装关键技术进行一一介绍，具体如下：

2.1 栅阵列封装

BGA是目前 微电子封装的主流技术，应用范围大多以主板芯片组和CPU等大规模集成电路封装为主。BGA的特点在于引线长度比较短，但是引线与引线之间的间距比较大，可有效避免精细间距器件中经常会遇到的翘曲和共面度问题。相比其他封装方式，BGA的优势在于引线见巨大，可容纳更多I/0；可靠性高，焊点牢固，不会损伤引脚；有较好的点特性，频率特性好；能与贴装工艺和设备良好兼容等。

2.2 倒装芯片关键技术

倒装芯片技术，即：FCW。其工艺实现流程就是将电路基板芯片上的有源区采用相对的方式，将衬底和芯片通过芯片上的焊料凸点进行连接，需要说明的是，这些凸点是呈阵列的方式排列。采用这种封装的方式，其最大的特点就在于具有比较高的I/O密度。而其相对于其他微电子封装技术的优势在于：第一，具备良好散热性能；第二，外形尺寸减小；第三，寿命提升，可靠性良好；第四，具备较高密度的I/O；第五，裸芯片的具备可测试性。

2.3 芯片规模封装

CSP是与BGA处于同一个时代的封装技术。CSP在实际运用中，采用了许多BGA的形式。一般行业中在对二者进行区分时，主要是以焊球节距作为参考标准。一般焊球节距作小于1mm便是CSP，而高于1mm便是BGA。相对于BGA，CSP具有很多突出的优势，如：具备优良的电、热性；具备高封装密度；超小型封装；易于焊接、更换和修正；容易测定和老化；操作简便等。主要有适用于储存器的少引脚CSP和适用于ASCI的多引脚CSP。

2.4三维（3D）封装

三维封装，即是向空间发展的微电子组装的高密度化。它不但使用组装密度更高，也使其功能更多、传输速度更高、功耗更低、性能及可靠性更好等。

2.5多芯片模式

多芯片模式（MCM），是指多个半导体裸芯片表面安装在同一块布线基板上。按基板材料不同，分为MCM-L、MCM-C、MCM-D三大类。

①MCM-L是指用通常玻璃、环氧树脂制作多层印刷电路基板的模式。布线密度高而价格较低。

②MCM-C通过厚膜技术形成多层布线陶瓷，滨海高以此作为基板。布线密度比MCM-L高。

③MCM-D通过薄膜技术形成多层布线陶瓷或者直接采用Si、Al作为基板，布线密度最高，价格也高。

2.6系统级封装

SIP是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。与SOC（System On a Chip系统级芯片）相对应。不同的是系统级封装是采用不同芯片进行并排或叠加的封装方式，而SOC则是高度集成的芯片产品。

3.微电子封装领域的应用前景

21世纪的微电子封装概念已从传统的面向器件转为面向系统，即在封装的信号传递、支持载体、热传导、芯片保护等传统功能的基础上进一步扩展，利用薄膜、厚膜工艺以及嵌入工艺将系统的信号传输电路及大部分有源、无源元件进行集成，并与芯片的高密度封装和元器件外贴工艺相结合，从而实现对系统的封装集成，达到最高密度的封装。

在近期内，BGA技术将以其性能和价格的优势以最快增长速度作为封装的主流技术继续向前发展；CSP技术有着很好的前景，随着其成本的逐步降低将广泛用于快速存储器、逻辑电路和ASIC等器件在各类产品中的封装；在今后不断的封装中，FCT技术将作为一种基本的主流封装技术渗透于各种不同的封装形式中；随着便携式电子设备市场的迅速扩大，适用于高速、高性能的MCM发展速度相当惊人；三维封装是发展前景最佳的封装技术，随着其工艺的进一步成熟，它将成为应用最广泛的封装技术【3】。

结束语

关键性封装技术在推动更高性能、更低功耗、更低成本和更小形状因子的产品上发挥着至关重要的作用。在芯片-封装协同设计以及为满足各种可靠性要求而使用具成本效益的材料和工艺方面，还存在很多挑战。为满足当前需求并使设备具备高产量大产能的能力，业界还需要在技术和制造方面进行众多的创新研究。

【参考文献】：

[1]罗艳碧.第四代微电子封装技术-TVS技术及其发展[J].科技创新与应用，2014（7）：3-4.

篇2

 

一、微电子三级封装

 

谈到微电子封装，首先我们要叙述一下三级封装的概念。一般说来，微电子封装分为三级。所谓一级封装就是在半导体圆片裂片以后，将一个或多个集成电路芯片用适宜的封装形式封装起来，并使芯片的焊区与封装的外引脚用引线键合(WB)、载带自动键合(TAB)和倒装芯片键合(FCB)连接起来，使之成为有实用功能的电子元器件或组件。一级封装包括单芯片组件(SCM)和多芯片组件(MCM)两大类，也称芯片级封装。二级封装就是将一级微电子封装产品连同无源元件一同安装到印制板或其它基板上，成为部件或整机，也称板级封装。三级封装就是将二级封装的产品通过选层、互连插座或柔性电路板与母板连结起来，形成三维立体封装，构成完整的整机系统，也称系统级封装。所谓微电子封装是个整体的概念，包括了从一极封装到三极封装的全部技术内容。在国际上，微电子封装是一个很广泛的概念，包含组装和封装的多项内容。微电子封装所包含的范围应包括单芯片封装(SCM)设计和制造、多芯片封装(MCM)设计和制造、芯片后封装工艺、各种封装基板设计和制造、芯片互连与组装、封装总体电性能、机械性能、热性能和可靠性设计、封装材料、封装工模夹具以及绿色封装等多项内容。

 

二、微电子封装技术的发展

 

(一)焊球阵列封装(BGA)

 

BGA主要有四种基本类型：PBGA、CBGA、CCGA和TBGA，一般都是在封装体的底部连接着作为I/O引出端的焊球阵列。这些封装的焊球阵列典型的间距为1.0mm、1.27mm、1.5mm，焊球的铅锡组份常见的主要有63Sn/37Pb和90Pb/10Sn两种，焊球的直径由于目前没有这方面相应的标准而各个公司不尽相同。从BGA的组装技术方面来看，BGA有着比QFP器件更优越的特点，其主要体现在BGA器件对于贴装精度的要求不太严格，理论上讲，在焊接回流过程中，即使焊球相对于焊盘的偏移量达50%之多，也会由于焊料的表面张力作用而使器件位置得以自动校正，这种情况经实验证明是相当明显的。其次，BGA不再存在类似QFP之类器件的引脚变形问题，而且BGA还具有相对QFP等器件较良好的共面性，其引出端间距与QFP相比要大得多，可以明显减少因焊膏印刷缺陷导致焊点“桥接”的问题;另外，BGA还有良好的电性能和热特性，以及较高的互联密度。BGA的主要缺点在于焊点的检测和返修都比较困难，对焊点的可靠性要求比较严格，使得BGA器件在很多领域的应用中受到限制。

 

(二)芯片尺寸封装(CSP)

 

CSP的定义是LSI芯片封装面积小于或等于LSI芯面积的20%的封装称为CSP。

 

由于许多CSP采用BGA的形式，所以最近两年封装界权威人士认为焊球节距大于等于1mm的为BGA，小于1mm的为CSP。由于CSP具有更突出的优点①近似芯片尺寸的超小型封装②保护裸芯片③电、热性优良④封装密度高⑤便于测试和老化⑥便于焊接、安装和修整更换。由于CSP正在处于蓬勃发展阶段，因此，它的种类有限多如刚性基板CSP柔性基板CSP、引线框架型CSP、微小模塑型CSP、焊区阵列CSP、微型BGA、凸点芯片载体(BCC)、QFN型CSP、芯片迭层型CSP和圆片级CSP(WLCSP)等.CSP的引脚节距一般在1.0mm以下，有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm和0.25mm等。

 

(三)系统封装(SIP)

 

实现电子整机系统的功能，通常有两个途径。一种是系统级芯片(SystemonChip)，简称SOC。即在单一的芯片上实现电子整机系统的功能;另一种是系统级封装(Systeminpackage)，简称SIP。即通过封装来实现整机系统的功能。从学术上讲，这是两条技术路线，就象单片集成电路和混合集成电路一样，各有各的优势，各有各的应用市场。在技术上和应用上都是相互补充的关系，作者认为，SOC应主要用于应用周期较长的高性能产品，而SIP主要用于应用周期较短的消费类产品。

 

SIP是使用成熟的组装和互连技术，把各种集成电路如CMOS电路、GaAs电路、SiGe电路或者光电子器件、MEMS器件以及各类无源元件如电容、电感等集成到一个封装体内，实现整机系统的功能。主要的优点包括①采用现有商用元器件，制造成本较低②产品进人市场的周期短③无论设计和工艺，有较大的灵活性④把不同类型的电路和元件集成在一起，相对容易实现。美国佐治亚理工学院PRC研究开发的单级集成模块简称SLIM，就是SIP的典型代表，该项目完成后，在封装效率、性能和可靠性方面提高10倍，尺寸和成本较大下降。到2010年预期达到的目标包括热密度达到100W/cm2;元件密度达到5000/cm2;I/O密度达到3000/cm2.

 

尽管SIP还是一种新技术，目前尚不成熟，但仍然是一个有发展前景的技术，尤其在中国，可能是一个发展整机系统的捷径。

 

三、思考

 

面对世界蓬勃发展的微电子封装形势，分析我国目前的现状，我们必须深思一些问题。

 

(一)微电子封装与电子产品密不可分，已经成为制约电子产品乃至系统发展的核心技术，是电子行业先进制造技术之一，谁掌握了它，谁就将掌握电子产品和系统的未来。

 

(二)微电子封装必须与时俱进才能发展。国际微电子封装的历史证明了这一点。我国微电子封装如何与时俱进当务之急是研究我国微电子封装的发展战略，制订发展规划。二是优化我国微电子封装的科研生产体系。三是积极倡导和大力发展属于我国自主知识产权的原创技术。

 

(三)高度重视微电子三级封装的垂直集成。我们应该以电子系统为龙头，牵动一级、二级和三级封装，方能占领市场，提高经济效益，不断发展。我们曾倡议把手机和雷达作为技术平台发展我国的微电子封装，就是出于这种考虑。

 

(四)高度重视不同领域和技术的交叉及融合。不同材料的交叉和融合产生新的材料不同技术交叉和融合产生新的技术不同领域的交叉和融合产生新的领域。技术领域已涉及电子电路、电子封装、表面贴装、电子装联、电子材料、电子专用设备、电子焊接和电子电镀等。我们应该充分发挥电子学会各分会的作用，积极组织这种技术交流。

篇3

关键词：微电子；封装技术；封装发展趋势；

作者简介：张力元(1990-)，男，昆明人，硕士生，研究方向：可再生能源材料与制备。

0引言

21世纪微电子技术的高速发展，随之带动的是一系列产业的发展。信息、能源、通讯各类新兴产业的发展离不开微电子技术。而微电子封装技术是微电子技术中最关键和核心的技术。微电子封装体(Package)和芯片(Chip或die)通过封装工艺(Packaging)组合成一个微电子器件(Device)，通常封装为芯片(或管芯)提供电通路、散热通路、机械支撑、环境防护等，所以微电子封装是微电器件的2个基本组成部分之一，器件的许多可靠性性能都是由封装的性能决定的[3]。致力于发展微电子封装技术的人们把目光投在以下4个方面：(1)极低的成本。(2)薄、轻、便捷。(3)极高的性能。(4)各种不同的功能包括各类不同的半导体芯片[1]。

1微电子封装技术的发展历程

微电子封装技术的发展经历了3个阶段：

第一阶段是20世纪70年代中期，由双直列封装技术(DIP)为代表的针脚插入型转变为四边引线扁平封装型(QPF)，与DIP相比，QFP的封装尺寸大大减小，具有操作方便、可靠性高、适用于SMT表面安装技术在PCB上安装布线，由于封装外形尺寸小，寄生参数减小，特别适合高频应用[2]。

第二阶段是20世纪90年代中期，以球栅阵列端子BGA型封装为标志，随后又出现了各种封装体积更小的芯片尺寸封装(CSP)。与QPF相比，BGA引线短，散热好、电噪小且其封装面积更小、引脚数量更多、适合大规模生产。

第三阶段是本世纪初，由于多芯片系统封装SIP出现，将封装引入了一个全新的时代。

2微电子封装的主流技术

目前的主流技术集中在BGA、CSP以及小节距的QPF等封装技术上，并向埋置型三维封装、有源基板型三维封装、叠层型三维封装即三维封装和系统封装的方向发展。

2.1BGA\CSP封装

球栅阵列封装BGA在GPU、主板芯片组等大规模集成电路封装有广泛应用。它的I/O引线以圆形或柱状焊点按阵列形式分布在封装下面，引线间距大，引线长度短，这样BGA消除了精细间距器件中由于引线而引起的共面度和翘曲的问题[4]。BGA技术包括很多种类如陶瓷封装BGA(CBGA)、塑料封装BGA(PBGA)以及MicroBGA(μBGA)。BGA具有下述优点：

(1)I/O引线间距大(如1.0mm，1.27mm)，可容纳的I/O数目大，如1.27mm间距的BGA在25mm边长的面积上可容纳350个I/O，而0.5mm间距的QFP在40mm边长的面积上只容纳304个I/O。

(2)封装可靠性高，不会损坏引脚，焊点缺陷率低，焊点牢固[5]。

(3)管脚水平面同一性较QFP容易保证，因为焊锡球在溶化以后可以自动补偿芯片与PCB之间的平面误差，而且其引脚牢固运转方便。

(4)回流焊时，焊点之间的张力产生良好的自对准效果，允许有50%的贴片精度误差，避免了传统封装引线变形的损失，大大提高了组装成品率。

(5)有较好的电特性，由于引线短，减小了引脚延迟，并且导线的自感和导线间的互感很低，频率特性好。

(6)能与原有的SMT贴装工艺和设备兼容，原有的丝印机、贴片机和回流焊设备都可使用，兼容性好，便于统一标准。

(7)焊球引出形式同样适用于多芯片组件和系统封装。

为了追求对电路组件更小型化、更多功能、更高可靠性的要求，CSP作为BGA同时代的产品应运而生。CSP与BGA结构基本一样，只是锡球直径和球中心距缩小了，更薄了，这样在相同封装尺寸时可有更多的I/O数，使组装密度进一步提高，可以说CSP是缩小了的BGA。美国JEDEC给出的CSP定义为：LSI芯片封装面积小于或等于LSI芯片面积120%。但是近几年来封装界的权威人士均把CSP定义为焊球节距小于1mm的封装，而大于1mm的就看做是BGA。

CSP除了具有BGA的优点以外，其更精细的封装还有很多独特的优点，其特殊的代表是WLCSP。通常，CSP都是将圆片切割成单个芯片后再实施后道封装的，而WLCSP则不同，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最后将圆片直接切割成分离的独立器件。所以这种封装也称作圆片级封装(WLP)。这样，它还具有独特的优点：

(1)封装加工效率高，可以多个圆片同时加工。

(2)具有倒装芯片封装的优点，即轻、薄、短、小。

(3)与前工序相比，只是增加了引脚重新布线和凸点制作2个工序，其余全部是传统工艺。

(4)减少了传统封装中的多次测试。因此世界上各大型封装公司纷纷投人这类WLCSP的研究、开发和生产。WLCSP的不足是目前引脚数较低，还没有标准化和成本较高[6]。

2.23D封装

SIP有多种定义和解释，其中一说是多芯片堆叠的3D封装内系统集成，在芯片的正方向堆叠2片以上互连的裸芯片的封装。SIP是强调封装内包含了某种系统的功能封装，3D封装仅强调在芯片方向上的多芯片堆叠，如今3D封装已从芯片堆叠发展到封装堆叠，扩大了3D封装的内涵[7]。

3D封装的形式有很多种，主要可分为填埋型、有源基板型和叠层型等3类。填埋型三维立体封装出现上世纪80年代，它是将元器件填埋在基板多层布线内或填埋、制作在基板内部，它不但能灵活方便地制作成填埋型，而且还可以作为IC芯片后布线互连技术，使填埋的压焊点与多层布线互连起来。这就可以大大减少焊接点，提高电子部件封装的可靠性。有源基板型是用硅圆片集技术，做基板时先采用一般半导体IC，制作方法作一次元器件集成化，形成有源基板，然后再实施多层布线，顶层再安装各种其他IC芯片或元器件，实现3D封装。叠层型三维立体封装是将LSI、VLSI、2D-MCM，甚至WSI或者已封装的器件，无间隙的层层叠装互连而成。这类叠层型是应用最为广泛的一种，其工艺技术不但应用了许多成熟的组装互连技术，还发展了垂直互连技术，使叠层型封装成为发展势头最迅猛发展速度最快的3D封装。但有源基板型3D封装却是人们一直力求实现的封装。

伴随着手机的大量使用，手机的功能越来越强大，既要实现轻、薄、小又要功能强大，这其中离不开的就是叠层型的3D封装。目前有许多种基于堆叠方法的3D封装，主要包括：硅片与硅片的堆叠(W2W)、芯片与硅片的堆叠(D2W)以及芯片与芯片的堆叠(D2D)。归纳起来其主要堆叠方式可以通过2种方法实现：封装内的裸片堆叠和封装堆叠，封装堆叠又可分为封装内的封装堆叠和封装间的封装堆叠。

裸片堆叠的封装主要有2种，一是MCP，二是SC-SP。MCP涵盖SCSP，SCSP是MCP的延伸。SCSP的芯片尺寸比MCP有更严格的规定，通常MCP是多个存储器芯片的堆叠，而SCSP是多个存储器和逻辑器件芯片的堆叠。裸片堆叠的关键技术是：

(1)圆片的减薄技术，目前一般综合采用研磨、深反应离子刻蚀法和化学机械抛光法等工艺，通常减薄到小于50μm，为确保电路的性能和芯片的可靠性，业内人士认为晶圆减薄的极限为20μm左右。

(2)低弧度键合技术。因为芯片厚度小于150μm，所以键合弧度必须小于这个值。目前采用的25μm金丝的正常键合弧高为125μm，而用反向引线键合优化工艺可以达到75μm以下的弧高。与此同时，反向引线键合工艺增加一个打弯工艺以保证不同键合层的间隙。

(3)悬梁上的引线键合技术。必须优化悬梁上的引线键合技术，因为悬梁越长，键合时芯片变形越大。

(4)圆片凸点制作技术。

(5)键合引线无摆动模塑技术。裸片堆叠封装的主要缺点就是堆叠中一层集成电路出问题，所有堆叠裸片都将报废，但毫无疑问裸片堆叠能够获得更为紧凑的芯片体积和更为低廉的成本。例如AMKOR公司采用了裸片叠层的封装比采用单芯片封装节约了30%的成本[8]。

封装堆叠又称封装内的封装堆叠，它有2种形式：一是PIP。PIP是一种在BAP(基础装配封装)上部堆叠经过完全测试的内部堆叠模块，以形成单CSP解决方案的3D封装。二是POP。它是一种板安装过程中的3D封装，在其内部，经过完整测试的封装如单芯片FBGA(窄节距网格焊球阵列)或堆叠芯片FBGA被堆叠到另外一片单芯片FBGA(典型的存储器芯片)或堆叠芯片FBGA(典型的基带或模拟芯片)的上部。封装堆叠的优点是：

(1)能堆叠来自不同供应商的混合集成电路技术的芯片，允许在堆叠之前进行预烧和检测。

(2)封装堆叠包括翻转一个已经检测过的封装，并堆叠到一个基底封装上面，后续的互连可以采用线焊工艺。

2.3SIP系统封装

系统级封装(systeminpackage，SIP)是指将不同种类的元件，通过不同种技术，混载于同一封装体内，由此构成系统集成封装形式。我们经常混淆2个概念系统封装SIP和系统级芯片SOC。迄今为止，在IC芯片领域，SOC系统级芯片是最高级的芯片；在IC封装领域，SIP系统级封装是最高级的封装。SIP涵盖SOC，SOC简化SIPSOC，与SIP是极为相似的，两者均希望将一个包含逻辑组件、内存组件，甚至包含被动组件的系统，整合在一个单位中。然而就发展的方向来说，两者却是大大的不同：SOC是站在设计的角度出发，目的在于将一个系统所需的组件整合到一块芯片上，而SIP则是由封装的立场出发，将不同功能的芯片整合于一个电子构造体中。

SIP系统级封装不仅是一种封装，它代表的是一种先进的系统化设计的思想，它是研究人员创意的平台，它所涉及到芯片、系统、材料、封装等诸多层面问题，涵盖十分广泛，是一个较宽泛的指称，所以从不同角度研究和理解SIP的内涵是十分必要的，这里列举了当前的一部分SIP技术的内涵概念：

(1)SIP通过各功能芯片的裸管芯及分立元器件在同一衬底的集成，实现整个系统功能，是一种可实现系统级芯片集成的半导体技术。

(2)SIP是指将多芯片及无源元件(或无源集成元件)形成的系统功能集中于一个单一封装体内，构成一个类似的系统器件。

(3)当SOC的特征尺寸更小以后，将模拟、射频和数字功能整合到一起的难度随之增大，有一种可选择的解决方案是将多个不同的裸芯片封装成一体，从而产生了系统级封装(SIP)。

(4)SIP为一个封装内集成了各种完成系统功能的电路芯片，是缩小芯片线宽之外的另一种提高集成度的方法，而与之相比可大大降低成本和节省时间。

(5)SIP实际上是多芯片封装(MCP)或芯片尺寸封装(CSP)的演进，可称其为层叠式MCP、堆叠式CSP，特别是CSP因其生产成本低，将成为最优的集成无源元件技术，但SIP强调的是该封装内要包含某种系统的功能[9]。

SIP的技术要素是封装载体和组装工艺，它与传统封装结构不同之处是与系统集成有关的2个步骤：系统模块的划分与设计，实现系统组合的载体。传统封装中的载体(即基板)只能起互连作用，而SIP的载体包括电路单元，属于系统的组成部分。

模块的划分指从电子设备中分离出一块功能模块，既利于后续整机集成又便于SIP封装。以蓝牙模块为例，其核心是一块基带处理器，它的一端与系统CPU接口，另一端与物理层硬件接口(调制解调、发送与接收、天线等)[10]。

组合的载体包括高密度多层封装基板和多层薄膜技术等先进技术。而在芯片组装方面，板上芯片(COB)和片上芯片(COC)是目前的主流技术。COB是针对器件与有机基板或陶瓷基板间的互连技术。现有的技术包括引线键合和倒装芯片。COC是一种在单封装体中堆叠多芯片的结构，即叠层芯片封装技术。

SIP技术现在广泛应用于3个方面：一是在RF/无线电方面。例如全部功能的单芯片或多芯片SIP将RF基带功能线路及快闪式存储器芯片都封装在一个模块内。二是在传感器方面。以硅为基础的传感器技术发展迅速，应用范围广泛。三是在网络和计算机技术方面。

3微电子封装技术未来发展面临的问题与挑战

毫无疑问，3D封装和SIP系统封装是当前以至于以后很长一段时间内微电子封装技术的发展方向。

目前3D封装技术的发展面临的难题：一是制造过程中实时工艺过程的实时检测问题。因为这一问题如果解决不了，那么就会出现高损耗，只有控制了每一道生产工艺，才能有效地保证产品的质量，从而达到有效地降低废品率[11]。二是超薄硅圆片技术。面对更薄的硅圆片，在夹持和处理过程中如何避免它的变形及脆裂，以及后续评价检测内的各种处理技术，都有待进一步研究。三是高密度互连的散热问题。目前，基于微流体通道的液体冷却被证明是显著降低3DICs温度的有效方法。但在封装密度不断增加的前提下，微流体通道的分布需要与电气通路和信号传输通路统筹分布，如何在成功制作出更小微流体通道的同时保证系统整体性能的要求，是研究者们需要考虑的问题[12]。但是，我们仍需看到3D封装在高密度互连趋势下的巨大潜力。3D封装在未来的消费电子产品领域(特别是手机、掌上电脑)、机器人领域、生物医学领域等将扮演重要的角色。

微晶片的减薄化是SIP增长面对的重要技术挑战。现在用于生产200mm和300mm微晶片的焊接设备可处理厚度为50μm的晶片，因此允许更密集地堆叠芯片。如果更薄，对于自动设备来说将产生问题：晶片变得过于脆弱，因此更加易碎。此外，从微晶片到微晶片的电子“穿孔”效应将损毁芯片的性能[9]。但是我们应该看到SIP巨大的市场前景，AlliedBusinessIntelligence统计，仅RF蜂窝市场的销售额就从2003年的18亿美元飙升至2007年的27.5亿美元。由堆叠BGA封装以及有源和无源组件构成的近十亿SIP于2003年上市，包括功率放大器、天线转换开关、发送器和前端模块。而近几年来SIP大发展更是迅速，德国银行、瑞士信贷第一波士顿和美国著名的研究组织“商业情报联盟”的联合调研表明，RF、数字、蓝牙、电源和汽车应用等市场已经被SIP技术占领[10]。在我国SIP技术也有很好的发展，如江苏长电科技股份有限公司开发的整体U盘的SIP封装技术，SIP系统级封装的U盘是一个USB接口的无需物理驱动器的微型高容量移动存储产品，与传统U盘相比，有着轻薄短小、容量大且可靠性高的特点[13]。未来，我们也将看到更多SIP技术的产品出现在我们周围。

篇4

【关键词】风电设备；安装技术；开发风能；发展现状

一、我国风电设备安装技术的讨论与分析

当前我国对以开发风能资源为主的新能源示范工程做了诸多的专项计划安排，国内大范围、大规模的风力发电建设工程如雨后春笋一般迅速发展。针对我国目前的风电设备建设工作重点主要放在其设备的安装作业上，一般地建设过程都要通过履带式起重机充当其吊装运作的主角，而小型的汽车起重机作为辅助。以下内容主要对我国风电设备安装的技术进行一些讨论与分析。

风电设备的主要构成包括底座、塔筒、机舱、轮毂、叶片、箱式变压器、及电气等部分。由于存在设备机型的吨位及高度的差异，可以根据当地风力资源的情况进一步研究设计具体的安装方案。我国国内风电场施工及设备对于安装场地的要求措施主要分为两种，包括直接将风机设备运输吊装一次到位办法和在事先设立好的临时场地中先转运、再安装的措施。第一种措施成本较低，因此被越来越多的风电场所采用。但是这种方法对安装场地的条件要求很高存在局限性，对于设备进入现场之前的场地布置策划工作要十分严谨，注重场地利用的合理性。风电设备的吊装工作首先要注意的问题是对现场起重机的选用，注意要考虑到现场地理环境、场内交通状况以及设备的参数等影响要素。在安装场地和现场交通状况良好的情况下，一般考虑采用履带式起重机进行吊装作业，而在现场条件不明朗的状况下，必须首先考虑小型的汽车起重机作为主要的作业工具。应该强调风电设备卸车工作的重要性，其工作内容主要指设备塔筒、机舱等大件构件的卸车，应根据设备参数以及现场装卸工具的实际情况采用单机卸车或双击卸车。现场风电设备吊装也是特指设备塔筒、机舱及叶轮等大构件的吊装工作，机舱最重则吊机受力最大，叶轮在以后的工作中受风面积最大，因此对对于安装过程中的风速有特别的要求，一般风速要求不大于8m/s 。如果考虑到风电设备吊装的便捷

与可操作性，设备机舱和叶轮吊装时起重机的位置既要考虑其满足设备机舱技术参数的要求也要满足叶轮的合理吊装要求。同时，我们对一般地风电设备吊装作业还要求履带式起重机吊臂正对设备机舱连接轮毂的法兰，这样既便于对设备叶轮的吊装到位又不需要对起重机进行再次移位。

由于风电设备吊装作业的施工过程短且存在受风力影响等特点，项目人员办公和住宿地点一般都处于临时搭建的简易活动板房中，对于收集施工现场资料和周围环境资料要提前做好工作，然后根据不同的施工特点提前制定相应的措施并充分利用现有的资源以确保现场施工有序可控。如果施工现场处于风力比较大的环境下，无论是风电设备吊装作业还是大型的起重机运转都必须考虑环境的最大风速情况。风力条件大于起重机的停车限制值须及时将其吊臂降低确保安全。如果在可允许的条件范围之内，也得严格控制施工吊臂朝着迎风方向降低吊臂进行作业。现场应每天预先收集风力信息，及时掌握风力和风向的变化以便做好施工前的准备工作。履带起重机转移过程要严格控制行进速度，一般控制在500m/h以内，转移前做好行进线路的铺平工作，由履带起重机司机作为指挥，履带四周派有专人监护，地压不足须铺设路基板，夜间配备照明设施，保证转移安全。

二、我国应用风电设备安装技术开发风能资源的发展现状及展望

我国国土幅员辽阔，风能资源非常富足。提倡风力能源开发主要是由于风能具有资源丰富、取之不尽、绿色无污染且价格低廉等特点。相比较而言，目前还没有任何一种自然能源具有这么多优点。利用风能资源发电已经成为现在和将来可以大力研究开发的课题之一。风能发电产业已然成为最具商业化地新型产业，其发展前景不可限量，极有可能成为世界未来的最重要的可利用自然能源。

我国不少专业人士人为风能发电至今没有得到广泛性地发展主要原因在于产业化程度低、发电成本高、专业化人才稀缺、专业技术落后以及市场发育不良等，笔者根据自身经验及多年涉身了解，我国风能发电主要存在以下几点问题：

（1）长期缺乏对发展风能发电产业的战略规划落实，国家没有针对风能发电产业制定有关具体的政策措施，没有鼓励产业发展的经济支持等；

（2）国家相关部门对利用开发风能资源的战略意识认识不足，制定有关战略规划目标落空，缺乏针对性的有力措施以及制度保障等；

（3）对我国风能资源分布情况探明程度较低，缺乏足够科学可靠的基础数据，基础工作环节薄弱，大规模开发利用风能发电缺乏科学性地可行性论证支持等。

风能发电产业的发展必定在未来在能源效益、环境效益等问题等方面发挥重要的作用并产生一定的影响。当前，我国能源开发主张的宗旨是坚持科学发展观，走资源节约型发展道路，这无疑给予风能发电产业一个非常不错的发展契机。面对我国电力行业能源短缺的紧张局面，高速发展风能发电产业极有可能会迅速化解这一紧张局面。

对于未来风能发电产业发展的展望主要在于其投资成本和产生效益的问题上，风能发电相比较于火力发电、水力发电等传统发电方式在投资成本上得到了大大降低，而且其产生的经济效益和环境效益也是人们预想中的结果。考虑到未来能源不足的情况，对于风能发电产业的发展前期将一致被看好。

三、结束语

风电设备安装是一项事无巨细的工作，要考虑的现场要素非常之多。只有严格控制把关才能够保障有序可控的工作进程。良好的风电设备基础造就我国风电产业的不断发展与进步，同时营造一个优异的社会发展环境。

参考文献

[1] 李俊峰，施鹏飞，高虎；中国风电发展报告[R]；2010

篇5

 

2国际微电子封装情况

 

国际上，近几年微电子封装得到了爆炸性的发展其中一个突出特点是从周边封装向面阵列封装发展据JapanAssemblyandPackagingRoadmap报道，一般地说，8(%的封装是常规的封装，如DIP和QFP但预测表明，最近五年内，15%的封装是PGA，BGA和LGA;2物的封装是芯片尺寸封装(CSP)也就是说五年内，常规封装将减少到60%，而面阵列封装将増加到40%,这是一个突出的变化表1示出了各种封装的増长情况[1]。下面分别叙述近几年发展最快的几种新型的封装2.1焊球阵列封装焊球阵列封装(BGABallGridArray)是90年代初发展起来的一种新型封装由于这种BGA的电性能更好，管脚数更高，节距更小，组装面积更小，且组装定位方便和运输可靠，而得到爆炸性的发展基本种类有陶瓷BGA(CBGA)、塑料BGA(PBGA)、金属BGA(MBGA)和载带式BGA(TBGA)随着焊球节距的逐渐减小，又发展出新的微型BGA屮BGA)和倒装焊BGA(FCBGA)例如IBM的一种高性能载体(HFCC)就是一种PBGA[1]，尺寸42.5mm2,有1657个焊球，焊球节距为1.0mm，日本NEC开发出1000只焊球的TBGA美国富士通微电子公司己开发出有2000I/O的FCBGA产品，46mm2,节距1mm，采用玻璃陶瓷衬底。美国Intel奔腾机己用PBGA取代CPGA，韩国三星电子公司把TBGA用于8MbSRAM而且，值得注意的是，其它一些主要的封装如倒装焊(FC)芯片尺寸封装(CSP)和多芯片组件(MCM)等大都采取BGA的引出形式，因此使BGA的应用十分广泛。从表1也可以看出，近五年，CBGA年均増长24.5%，PBGA年均増长2&1%。图1示出了2.2芯片尺寸封装芯片尺寸封装(CSPChipScalePackage)和BGA是同一时代的产物，是整机小型化便携化的结果由于它具有更突出的优点：①近似芯片尺寸的超小型封装;②保护裸芯片;③便于焊接、安装和修整更换;④便于测试和老化;⑤电热性优良。因此，90年代中期得到大跨度的发展从表1可以看出，1997~2002年，CSP的年増长率达102.%，是发展最快的封装会议的热点开始，它的定义为芯片面积与封装面积之比大于80%的封装由于许多CSP采用BGA的形式，所以最近有权威人士认为[2]，焊球节距大于等于1mm的为BGA，小于1mm的为CSP例如日本新光和美国Tessera共冋开发的iuBGA~CSP，Motorola公司的SLICC(SlightlyLargerThanICCarrier)，Amkor/Anam的FlexBGA，Toshiba的P-FBGA等都是CSP不同类型。美国富士通微电子公司己把CSP用于各种DRAM封装[3]，外型尺寸为6.4mm<10.1mnK1mm，焊球节距为0.65mm，分别有60，74和85只焊球，从而使存储器进一步小型化日本松下公司把169只焊球的CSP用于电子笔记本，并形成规模生产。目前一些著名公司如Tessrea正大力从事芯片级的CSP研究和生产，以进一步降低CSP的成本而且，为进一步提高密度，CSP也在向迭层CSP发展■德国夏普公司最近研制成功第一个三片迭层的CSP，采用特别薄的Si晶片和引线键合工艺，1998年8月开始批量生产，预计2000年有望达到100万件月。图2示出了几种CSP封装2.3微电子机械系统封装

 

微电子机械系统(MEMS)类似微电子，是一门崭新的技术，它研究的主要内容是微结构微型传感器微型执行器微型机器和系统近些年来得到迅速发展，广泛用于航天、汽车电子、生物和机械工业，其发展势头不亚于当年的微电子。与之相配套的封装当然也发展较快MEMS涉及领域很广，如微压力传感器微加速度计、压敏、气敏、光敏、热敏、磁敏等传感器，以及陀螺仪、显微机械和微型马达等等因此封装也是五花八门封装的作用在于充分免不必要的外部干扰，能将器件与环境隔开，封装的体积应当越小越好。目前封装还没有现行的工业标准一种封装的开发往往需要系统设计、MEMS设计、电路设计和封装设计的密切合作方能成功。封装方法主要有两种：一种是将传感器执行器及外围元件集成在同一Si片上，类似ASIC;另一种是将执行器等外围元件做成一个ASIC，再与传感器组装在一起由于MEMS—般都是和集成电路一起应用，因此现在一般是在原来集成电路封装形式如陶瓷封装(DIEFPLCCC)金属封装、金属陶瓷封装以及多芯片组件(MCM)等的基础上适当改进，而达到一些特殊要求(气密、真空、液体转动等)，随着MEMS的飞速发展，封装会逐渐发展成独立一族示出了几种MEMS封装的例子。

 

国外公司报道这类消息的不少，如美国Microsensoi公司的MEMS陀螺仪己开发出来，它改变了惯性感测的发展方向。封装后的MEMS陀螺仪只有24mm2,与5mm2的ASIC一起应用，工作电压为4.25-5.25V，感测的旋转角速度范围为±60度/s，灵敏度为26mV/度/s，带宽7Hz，可抗150Cg的震动，并在-40~85C环境下工作美国模拟器件公司向市场提供全集成化的微机械加速度计ADXL50,采用^BiCMOS工艺，标准IC工艺，传感器量程为50g，工作电压24V，采用圆形陶瓷封装，耐高温和耐机械振动，同时耐酸碱腐蚀，可以作为汽车气胎控制器1996年10月，德国美因茨显微技术研究所宣布采用LIGA技术制成大小不及一个铅笔尖的电磁电动机，整个电机的直径约为1mm，厚为1.9mm，齿轮厚度相当于人的头发丝，电动机重量0.1g，每分钟转动10万次，采用圆筒由于MEMS的种类和功能很多，所以MEMS封装的种类和功能也很多总之，MEMS专家普遍认为，MEMS封装成本占MEMS的很大比重，而且，封装技术可能是MEMS制造技术中的瓶颈，必须抓紧研究开发。

 

2.4三维封装

 

为了进一步提高系统的组装密度，减小体积和増加功能，在二维(2D)组装密度己达理论上最大值的情况下，微电子封装必然从两维向三维(3D)发展发展3D封装实现系统集成的技术途径有二:一是半导体单片集成技术;二是3D多芯片组件技术(3DMCM)结构类型目前有三种：第一种是埋置型3DMCM:在多层基板底层埋置IC芯片，顶层组装IC芯片，其间高密度互连;第二种是有源基板型3DMCM:在Si或GaAs衬底上制造多层布线和多种集成电路，顶层组装模拟IC芯片和其它元器件;第三种是叠层型的3DMCM:即把多个二维封装实行叠装、互连，把2D封装组装成3D封装结构，示于图4[4]叠装的方法有三种，如用超薄SOP封装类型(UTSOP)表面垂直叠装型(SVP)和小外型C型引线叠装型(SOC)等另外叠层法适用各种场合，可用于裸芯片的叠层，封装好芯片的叠层，MCM的叠层和半导体圆片的叠层，见图5[5]例如美国GE公司推出的3D宇航存储器多芯片组件(HCSM-1)包含有4个2D多层基板，每个基板装有20个1MbSRAM，12个逻辑IC芯片，5个电阻和8个电容，3DMCM的尺寸为2.2inX2.2in<0.3in，内含80个SRAMIC芯片和160个元件。3DMCM都通过了初步的可靠性

 

试验，包括热冲击试验(100次，从液氮温度到125C)，温度循环试验(300次，-65~150°C)以及85C热水浸泡22h，性能均正常美国Honeywell公司米用A1N多层基板技术研制了宇宙飞船计算机用三维存储器多芯片组件和处理器组件。该三维结构的上部组件是两个双面组装的存储器组件，每面内含8个8KX勃发展的微电子封装形势催动下，在我国各级政府的大力支持和广大科技人员的艰苦努力下，国内微电子封装也取得了许多可喜的进步，集中表现在如下几个方面3.1.1学术活动积极开展由信息产业部主持在上海举行Semicon会。研讨会上，微电子封装涉及到芯片尺寸封装(CSP)焊球阵列封装(BGA)凸点制作和微波功率器件封装等1999年底由中国电子学会电子封装专业委员会、信息产业部电子科学研究院和复旦大学联合举办了海峡两岸香港特区及新加坡电子封装相关产业研讨会自从电子学会电子封装专业委员会1996年成立以来，己举行两届中国国际电子封装研讨会。这些学术活动必将促进与国外电子封装界的技术

 

3.1.2科研成果屡屡告捷

 

“九五”国家重点科技攻关项目将于2000年结束验收，大部分科研工作己提前或接近完成高密度封装产品PGA257PGA224QFP244SSOP32PQFP80-100TPQFP601C卡封装及相关的引线框架、插座均己达到设计定型水平，并开展了高密度封装生产工艺、陶瓷封装技术MCM-CMCM-DBGA和倒扣封装技术等多项技术攻关。使用这些封装的高性能集成电路相继设计定型另外使用我国自行开发的几种金属陶瓷封装的微波功率器件己经设计定型，并小批量用于我国的重点工程上至于MEMS封装，在我国刚刚开始，但进展喜人北京大学设立了MEMS国家重点试验室，清华大学也有相应的机构研究MEMS器件信息产业部电子十三所正在研究开发MEMS器件和封装，其中微机械热对流加速度计己经开发出来，其灵敏度为0.1V/g，分辨率可达1mg，量程大于75g，工作带宽50Hz，其中量程的测量是在离心机上进行的，在离心机最大输出75g时，加速度计仍能正常工作[6]。封装采用的是金属陶瓷封装十三所与清华大学合作，也己开发出梳齿电容式微机械加速度计十三所与东南大学合作己开发出微陀螺仪样品，漂移精度达到300度小时3.1.3生产形势十分喜人经过我国多年的科技攻关，经过广大科技人员的奋力拼搏，科研成果逐步转变成为产业化的规模如南通富士通微电子公司己形成年产SSOP14-30产品500万只，PQFP(>80pin)年生产能力300万只，PQFP(<80pin)年产2400万只。国营749厂SOP系列产品月产1000万只。经过科技攻关的IC卡封装己累计生产1500万块以上，封装成品率大于98%据中国计算机信息中心统计，集成电路封装30家，1999年完成41.5亿块的产量

 

3.1.4封装技改项目纷纷验收

 

国家工业性试验项目“LSI高密度封装工业性试验基地”信息产业部电子十三所和福建交流，为我国微电子封装发展铺路搭桥。闽航电子器件公司南北基地均己验收通过，宜兴电子器件总厂的多层陶瓷军标线也己通过认证，都己开始正常运行，这将对今后我国微电子封装的发展产生影响。

 

3.2发展趋势

 

3.2.1微电子封装向小型化微型化和表面贴装化发展

 

90年代是电子元器件向表面贴装化全面推进的年代，随着信息产业和移动通讯的发展，要求电子元器件向小型化微型化和表面贴装化发展而这一点主要是靠封装的小型化、微型化和表面贴装化来实现的，因此给微电子封装带来了极好的机遇■据AliedBusinessIntelligenceInc.预测，2000年的晶体振荡器封装的世界需求量在60亿只左右据我国权威人士预计，2000年我国晶振封装需求在1.24亿只，主要用途在手机和汽车电子等领域

 

3.2.2对大规模集成电路高密度封装的需求量有较大增长

 

经过我国微电子行业多年的技术改造和引进消化吸收国外先进技术，经过国有大中企业的改革重组，大规模集成电路封装出现了很好的势头，对高密度封装的需求量不断増长，对PQFP80以上的需求量超过500万只，对CPGA84以上封装的需求超过3万只，对SSOP28-32的封装需求量超过1000万只。这给我国微电子封装的发展注入了生机和活力3.2.3对一些国家重点工程所需的高性能的封装产品，需求十分迫切科索沃战争给予了我们深刻的启迪，我国必须坚定地发展我国国防，加速国防现代化的步伐，要发展我们自己的“杀手锏”武器。在这种情况下，军用装备纷纷要求国产化，而这些装备系统的国产化需要高可靠高性能的军用电子元器件，因此对与之相配套的封装的需求十分迫切PGADIP等陶瓷封装对微波功率器件所用的金属陶瓷封装的需求量超过几十万到100万，而且对封装性能和可靠性要求十分苛刻，这对我国微电子封装的发展既是机遇，也是挑战

 

①国家应把握世界爆炸发展微电子封装的机遇，统一计划，统一布局，集中投资，建立和加强电子封装技术研究开发中心的建设，使其担负起全行业封装共性技术研究、高难度高水平封装开发和跟踪世界新型封装技术的任务，逐步从根本上改变我国封装的落后面貌。

 

②由科技部和信息产业部组织，以市场为导向，采用现代管理机制，集我国整机系统、器件和电路、元件和封装的各方面优势，以手机国产化和雷达国产化为两个平台，实施全国性的联合攻关取得有独立知识产权的科研成果后迅速向产业化转化，牵动整机电路、元件和封装的整体发展，占领整机市场。

篇6

如今，全球正迎来电子信息时代，这一时代的重要特征是以电脑为核心，以各类集成电路，特别是大规模、超大规模集成电路的飞速发展为物质基础，并由此推动、变革着整个人类社会，极大地改变着人们的生活和工作方式，成为体现一个国家国力强弱的重要标志之一。因为无论是电子计算机、现代信息产业、汽车电子及消费类电子产业，还是要求更高的航空、航天及军工产业等领域，都越来越要求电子产品具有高性能、多功能、高可靠、小型化、薄型化、轻型化、便携化以及将大众化普及所要求的低成本等特点。满足这些要求的正式各类集成电路，特别是大规模、超大规模集成电路芯片。要将这些不同引脚数的集成电路芯片，特别是引脚数高达数百乃至数千个I/O的集成电路芯片封装成各种用途的电子产品，并使其发挥应有的功能，就要采用各种不同的封装形式，如DIP、SOP、QFP、BGA、CSP、MCM等。可以看出，微电子封装技术一直在不断地发展着。

现在，集成电路产业中的微电子封装测试已与集成电路设计和集成电路制造一起成为密不可分又相对独立的三大产业。而往往设计制造出的同一块集成电路芯片却采用各种不同的封装形式和结构。今后的微电子封装又将如何发展呢？根据集成电路的发展及电子整机和系统所要求的高性能、多功能、高频、高速化、小型化、薄型化、轻型化、便携化及低成本等，必然要求微电子封装提出如下要求：

(1)具有的I/O数更多；(2)具有更好的电性能和热性能；(3)更小、更轻、更薄，封装密度更高；(4)更便于安装、使用、返修；(5)可靠性更高；(6)性能价格比更高；

2未来微电子技术发展趋势

具体来说，在已有先进封装如QFP、BGA、CSP和MCM等基础上，微电子封装将会出现如下几种趋势：

DCA（芯片直接安装技术）将成为未来微电子封装的主流形式

DCA是基板上芯片直接安装技术，其互联方法有WB、TAB和FCB技术三种，DCA与互联方法结合，就构成板上芯片技术（COB）。

当前，在DCA技术中，WB仍是主流，但其比重正逐渐下降，而FCB技术正迅速上升。因为它具有以下优越性：

（1）DCA特别是FC（倒装芯片）是“封装”家族中最小的封装，实际上是近于无封装的芯片。

（2）统的WB只能利用芯片周围的焊区，随着I/O数的增加，WB引脚节距必然缩小，从而给工艺实施带来困难，不但影响产量，也影响WB质量及电性能。因此，高I/O数的器件不得不采用面阵凸点排列的FC。

（3）通常的封装（如SOP、QFP）从芯片、WB、引线框架到基板，共有三个界面和一个互联层。而FC只有芯片一个基板一个界面和一个互联层，从而引起失效的焊点大为减少，所以FCB的组件可靠性更高。

（4）FC的“引脚”实际上就是凸点的高度，要比WB短得多，因此FC的电感非常低，尤其适合在射频移动电话，特别是频率高达2GHz以上的无线通信产品中应用。

（5）由于FC可直接在圆片上加工完成“封装”，并直接FCB到基板上，这就省去了粘片材料、焊丝、引线框架及包封材料，从而降低成本，所以FC最终将是成本最低的封装。

（6）FC及FCB后可以在芯片背面直接加装散热片，因此可以提高芯片的散热性能，从而FC很适合功率IC芯片应用。

通过以上对DCA及FCB优越性的分析，可以看出DCA特别是FCB技术将成为未来微电子封装的主流形式应是顺理成章的事。

2.2三维（3D）封装技术将成为实现电子整机系统功能的有效途径

三维封装技术是国际上近几年正在发展着的电子封装技术，它又称为立体微电子封装技术。3D已成为实现电子整机系统功能的有效途径。

各类SMD的日益微型化，引线的细线宽和窄间距化，实质上是为实现xy平面（2D）上微电子组装的高密度化；而3D则是在2D的基础上，进一步向z方向，即向空间发展的微电子组装高密度化。实现3D，不但使电子产品的组装密度更高，也使其功能更多，传输速度更高、相对功耗更低、性能更好，而可靠性也更高等。

与常规的微电子封装技术相比，3D可使电子产品的尺寸和重量缩小十倍。实现3D，可以大大提高IC芯片安装在基板上的Si效率（即芯片面积与所占基板面积之比）。对于2D多芯片组件情况，Si效率在20%—90%之间，而3D的多芯片组件的Si效率可达100%以上。由于3D的体密度很高，上、下各层间往往采取垂直互联，故总的引线长度要比2D大为缩短，因而使信号的传输延迟线也大为减小。况且，由于总的引线长度的缩短，与此相关的寄生电容和寄生电感也大为减小，能量损耗也相应减少，这都有利于信号的高速传输，并改善其高频性能。此外，实现3D，还有利于降低噪声，改善电子系统性能。还由于3D紧密坚固的连接，有利于可靠性的提高。

3D也有热密度较大、设计及工艺实施较复杂的不利因素，但随着3D技术日益成熟，这些不利因素是可以克服的。

总之，微电子封装技术的发展方向就是小型化、高密度、多功能和低成本。

参考文献

[1]微电子封装技术[M].中国电子学会生产技术学分会丛书编委会.中国科学技术大学出版社.

[2]金玉丰.微系统封装技术概论[M]科学出版社.2006第1版.

篇7

[关键词]芯片封装技术技术特点

我们经常听说某某芯片采用什么什么的封装方式，在我们的电脑中，存在着各种各样不同处理芯片，那么，它们又是采用何种封装形式呢?并且这些封装形式又有什么样的技术特点以及优越性呢?在本文中，作者将为你介绍几个芯片封装形式的特点和优点。

一、DIP双列直插式封装

DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。

DIP封装具有以下特点：(1)适合在PCB(印刷电路板)上穿孔焊接，操作方便。(2)芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存和早期的内存芯片也是这种封装形式。

二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装

QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。

QFP/PFP封装具有以下特点：(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便，可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。

三、PGA插针网格阵列封装

PGA芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2~5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。

ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。PGA封装具有以下特点：(1)插拔操作更方便，可靠性高。(2)可适应更高的频率。Intel系列CPU中，80486和Pentium、PentiumPro均采用这种封装形式。

四、BGA球栅阵列封装

随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。BGA封装技术又可详分为五大类：(1)PBGA基板：一般为2~4层有机材料构成的多层板。Intel系列CPU中，PentiumII、III、IV处理器均采用这种封装形式。(2)CBGA基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中，PentiumI、II、PentiumPro处理器均采用过这种封装形式。(3)FCBGA基板：硬质多层基板。(4)TBGA基板：基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板：指封装中央有方型低陷的芯片区。

BGA封装具有以下特点：(1)I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。(2)虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。(3)信号传输延迟小，适应频率大大提高。(4)组装可用共面焊接，可靠性大大提高。

BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等)，以及芯片组中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。

五、CSP芯片尺寸封装

随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒大不超过1.4倍。

CSP封装又可分为四类：(1)传统导线架形式，代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型，代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。

CSP封装具有以下特点：(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。

六、MCM多芯片模块

篇8

[关键词]芯片 封装技术 技术特点

我们经常听说某某芯片采用什么什么的封装方式，在我们的电脑中，存在着各种各样不同处理芯片，那么，它们又是采用何种封装形式呢?并且这些封装形式又有什么样的技术特点以及优越性呢?在本文中，作者将为你介绍几个芯片封装形式的特点和优点。

一、DIP双列直插式封装

DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。

DIP封装具有以下特点：(1)适合在PCB(印刷电路板)上穿孔焊接，操作方便。(2)芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存和早期的内存芯片也是这种封装形式。

二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装

QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。

QFP/PFP封装具有以下特点：(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便，可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。

三、PGA插针网格阵列封装

PGA芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2~5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。

ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。PGA封装具有以下特点：(1)插拔操作更方便，可靠性高。(2)可适应更高的频率。Intel系列CPU中，80486和Pentium、Pentium Pro均采用这种封装形式。

四、BGA球栅阵列封装

随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208 Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。

BGA封装技术又可详分为五大类：(1)PBGA基板：一般为2~4层有机材料构成的多层板。Intel系列CPU中，Pentium II、III、IV处理器均采用这种封装形式。(2)CBGA基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中，Pentium I、II、Pentium Pro处理器均采用过这种封装形式。(3)FCBGA基板：硬质多层基板。(4)TBGA基板：基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板：指封装中央有方型低陷的芯片区。

BGA封装具有以下特点：(1)I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。(2)虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。(3)信号传输延迟小，适应频率大大提高。(4)组装可用共面焊接，可靠性大大提高。

BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等)，以及芯片组中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。

五、CSP芯片尺寸封装

随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒大不超过1.4倍。

CSP封装又可分为四类：(1)传统导线架形式，代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型，代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。

CSP封装具有以下特点：(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。

六、MCM多芯片模块

为解决单一芯片集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统，从而出现MCM多芯片模块系统。MCM具有以下特点：(1)封装延迟时间缩小，易于实现模块高速化。(2)缩小整机/模块的封装尺寸和重量。(3)系统可靠性大大提高。

篇9

一、DIP双列直插式封装

DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。

DIP封装具有以下特点：

1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。

2.芯片面积与封装面积之间的比值较大，故体积也较大。

Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。

二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装

QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。

PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。

QFP/PFP封装具有以下特点：

1.适用于SMD表面安装技术在PCB电路板上安装布线。

2.适合高频使用。

3.操作方便，可靠性高。

4.芯片面积与封装面积之间的比值较小。

Intel系列CPU中80286、80386和某些486主板采用这种封装形式。

三、PGA插针网格阵列封装

PGA(Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2-5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。

ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。

PGA封装具有以下特点：

1.插拔操作更方便，可靠性高。

2.可适应更高的频率。

Intel系列CPU中，80486和Pentium、Pentium Pro均采用这种封装形式。

四、BGA球栅阵列封装

随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208 Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用BGA(Ball Grid Array Package)封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。

BGA封装技术又可详分为五大类：

1.PBGA（Plasric BGA）基板：一般为2-4层有机材料构成的多层板。Intel系列CPU中，Pentium II、III、IV处理器均采用这种封装形式。

2.CBGA（CeramicBGA）基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片（FlipChip，简称FC）的安装方式。Intel系列CPU中，Pentium I、II、Pentium Pro处理器均采用过这种封装形式。

3.FCBGA（FilpChipBGA）基板：硬质多层基板。

4.TBGA（TapeBGA）基板：基板为带状软质的1-2层PCB电路板。

5.CDPBGA（Carity Down PBGA）基板：指封装中央有方型低陷的芯片区（又称空腔区）。

BGA封装具有以下特点：

1.I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。

2.虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。

3.信号传输延迟小，适应频率大大提高。

4.组装可用共面焊接，可靠性大大提高。

BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城（Citizen）公司开始着手研制塑封球栅面阵列封装的芯片（即BGA）。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中（即奔腾II、奔腾III、奔腾IV等），以及芯片组（如i850）中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。

五、CSP芯片尺寸封装

随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP(Chip Size Package)。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒（Die）大不超过1.4倍。

CSP封装又可分为四类：

1.Lead Frame Type(传统导线架形式)，代表厂商有富士通、日立、Rohm、高士达（Goldstar）等等。

2.Rigid Interposer Type(硬质内插板型)，代表厂商有摩托罗拉、索尼、东芝、松下等等。

3.Flexible Interposer Type(软质内插板型)，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气（GE）和NEC。

4.Wafer Level Package(晶圆尺寸封装)：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。

CSP封装具有以下特点：

1.满足了芯片I/O引脚不断增加的需要。

2.芯片面积与封装面积之间的比值很小。

3.极大地缩短延迟时间。

CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电（IA）、数字电视（DTV）、电子书（E-Book）、无线网络WLAN／GigabitEthemet、ADSL／手机芯片、蓝芽（Bluetooth）等新兴产品中。

六、MCM多芯片模块

为解决单一芯片集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统，从而出现MCM(Multi Chip Model)多芯片模块系统。

MCM具有以下特点：

1.封装延迟时间缩小，易于实现模块高速化。

2.缩小整机/模块的封装尺寸和重量。

3.系统可靠性大大提高。

篇10

一、DIP双列直插式封装

DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。

DIP封装具有以下特点：(1)适合在PCB(印刷电路板)上穿孔焊接，操作方便。(2)芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存和早期的内存芯片也是这种封装形式。

二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装

QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。

QFP/PFP封装具有以下特点：(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便，可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。

三、PGA插针网格阵列封装

PGA芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2~5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。

ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。PGA封装具有以下特点：(1)插拔操作更方便，可靠性高。(2)可适应更高的频率。Intel系列CPU中，80486和Pentium、PentiumPro均采用这种封装形式。

四、BGA球栅阵列封装

随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。

BGA封装技术又可详分为五大类：(1)PBGA基板：一般为2~4层有机材料构成的多层板。Intel系列CPU中，PentiumII、III、IV处理器均采用这种封装形式。(2)CBGA基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中，PentiumI、II、PentiumPro处理器均采用过这种封装形式。(3)FCBGA基板：硬质多层基板。(4)TBGA基板：基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板：指封装中央有方型低陷的芯片区。

BGA封装具有以下特点：(1)I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。(2)虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。(3)信号传输延迟小，适应频率大大提高。(4)组装可用共面焊接，可靠性大大提高。

BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等)，以及芯片组中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。

五、CSP芯片尺寸封装

随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒大不超过1.4倍。

CSP封装又可分为四类：(1)传统导线架形式，代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型，代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。

CSP封装具有以下特点：(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。

六、MCM多芯片模块

篇11

【关键词】：无铅化；微电子；互联技术

【分类号】：TN405.97

在电子元件的互联技术中常常需要应用到焊接材料，在传统的生产中常常采用含有高铅的材料，但是随着电子产品的环保发展的要求，无铅焊接材料得到了人们的重视。铅对人类的健康和环境具有比较严重的破坏作用，因此在电子产品严格的禁止和限制铅的使用得到了研究人员和消费者的重视，国外有效比较有名的电子公司已经提出了关于无铅元件封装的标准。

一、无铅互联技术的工艺的要求分析

为了适应微电子无铅化互联技术的要求，对无铅材料提出了具体的技术要求。无铅化材料的融化温度应当和传统的高铅材料范围基本相近，这样才能保证使用的要求。某些研究人员发现为了能够实现二次回流焊的要求，无铅材料的固相线应当高于260℃，业相线应当低于400℃，其熔化温度范围应当尽可能的小[1]。在无铅互联技术的实际的应用中，其工作的温度不能够超过400℃，防止对微电子聚合物材料的电路板和芯片产生危害。高分子聚合物电路板在400℃以上的高温时容易发生玻璃态的变化，而且还容易在冷却的过程中产生内应力，影响元件的可靠性。

无铅互联技术的接头温度相对比较高，在操作的生活容易发生蠕变和高温疲劳效应而发生失效。在微电子芯片的一级封装是，接头不仅要满足一定的强度要求，同时还具有比较高的物理性能，例如比较高的抗热疲劳、抗蠕变以及比较低的剪切模量，以保证高温无铅材料在操作的过程中能够和元件做组成的系统在比较高的温度下具有良好的稳定性。无铅材料在应用过程中应当具有比较好的工艺性能，例如液态材料具有焊点成形比较好、流动性好，能够和常用的铜等基板之间保持良好的润湿[2]。同时还具有和基板材料接近的热膨胀系数，在研究中发现微电子元件和基本材料之间往往由于热膨胀系数的不同，导致在操作的过程中由于热胀冷缩而产生热应力，影响了微电子元件的功能。

无铅材料应当具有良好的导热、导电性能，一般的无铅材料所承受的电流和温度比较高。同时还具有比较好的延展性等物理性能，能够被加工成粉末、焊带、焊丝等多种形态来满足自动焊接的要求。无铅材料还应当进一步的提高其无毒性，对环境具有友好特点。而且在操作工艺上比较简单，容易实现自动化操作。

二、无铅化微电子的互联技术研究

随着微电子产业的快速发展，已经成为了我国的国民经济发展中的重要产业。微电子封装技术逐渐成为了其发展中的关键技术，互联技术作为电子封装技术中的重要内容，在芯片的装接过程中都需要应用到互联技术。随着电子产品逐渐的向微小化、低能耗化、轻薄化的方向发展，对于封装技术也提出了更高的要求。这些要求推动了微电子互联技术的发展，使互联技术的等级得到了快速的发展，由原来的四级发展到了六级互联。在一些比较复杂的电子系统中常常要用到六级互联的方式，实现各个连接器的连接[3]。互联技术将会上元件的连接方式发生巨大的变化，在进行封装设计的过程中要考虑到多种技术的影响，例如连续互联技术、连接器技术、光电子互联等，实现封装的可靠性和稳定性。

引线键合互联方法是元件和载体之间常见的连接方法，在焊接方式使常常采用超声键合焊、金丝球焊和热压焊等方式，在热压焊的过程中，由于受热而使芯片形成特殊的氧化物，焊丝和焊区也形成氧化层，影响了焊接的可靠性，所以这种焊接方法逐渐的遭到了淘汰。超声键合的焊接方法能够有效的去除焊接表面上的氧化膜，而且不需要加热，对芯片的影响比较小，因此焊接的质量比较高[4]。热声键合能够在比较低的温度下工作，具有不容易氧化、而且对接触面要求不高等优点，在集成电路中得到了广泛的应用。

倒装芯片技术是明确微电子封装中的主流技术，主要是将芯片倒置之后直接安装在基片上，无铅焊接材料是芯片和基片上的焊区。倒装芯片互联技术能够把芯片的任何部位作为焊区，所以对芯片的利用率比较高。同时也去掉了键合封装的操作，有效的提高了组装的密度。在倒装芯片技术中对于焊区的选择非常的重要，一些研究人员通过利用超声波倒装芯片键合机利用图像设别等技术对芯片的焊接位置进行实时的监测，实现了对焊接区的精确控制，使芯片和基板能够达到高精度的键合定位。

载带自动焊接技术是一种在芯片引脚框架上的互联技术，它需要在高聚物上提前做好元件的引脚导体图样，然后将有凸点的晶片按照其键合的要求放在什么，通过热电极的作用实现所有引线的键合，最终达到芯片和基板互联的效果[5]。载带自动焊接技术在实际的应用过程中具有成本比较低、引线短，而且基板上的断面形状比较低，具有良好的电气性能，因此得到了比较广泛的应用。载带自动焊接技术是一种发展比较成熟的互联技术，其生产效率比较高，而且自动化的程度也比较高。

三、结束语

微电子封装技术经过了多个发展阶段，互联技术作为其中重要的一种技术得到了广泛的应用。随着微电子集成度的不断提高，微电子元件越来越小，安装的密度也越来越大，对互联技术提出了更高的要求。同时随着微电子技术的发展和人们的环保意识的提高，无铅钎焊材料将成为互联技术中的主流材料，因此应当加强对无铅化互联技术的进一步研究，提高互联技术的应用效率。

【参考文献】：

[1] 张绍东，傅仁利，曾俊等.无铅化微电子互连技术与导电胶[J].中国胶粘剂，2009，18（7）：34-40.

[2] 马良，尹立孟，冼健威等.高温电子封装无铅化的研究进展[J].焊接技术，2009，38（05）：6-10.

[3] 胡志勇.无铅化组装对印制板组件互连可靠性的影响[J].印制电路信息，2009，（9）：67-70.

篇12

关键词：电子封装,SiCp/Al,浇铸渗透

1. 前言

SiC颗粒增强铝基复合材料因其具有广泛的、潜在的应用价值，是在目前非连续增强金属基复合材料中研究较多，较为成熟的复合材料。SiC颗粒增强铝基复合材料具有高比强度和比刚度、耐磨、耐疲劳、低热膨胀系数、低密度、高热导性、良好的尺寸稳定性和高微屈服强度等优异的力学和物理性能，被应用到汽车、航天、军事、电子和其他工业领域。从二十世纪八十年代初，世界各国开始竞相研究开发这种新型高性能材料。SiC颗粒增强铝基复合材料正受到越来越广泛的重视。

2. SiCp/Al复合材料在电子封装中的应用

随着电子装备的日益小型化、多功能化，LSI、VLSI不但集成度越来越高，而且基板上各类IC芯片的组装数及组装密度也越来越高(如MCM),也就是说，功率密度(输出功率／单位体积)越来越大。20世纪80年代末的功率密度为2．5W/cm 3 （40 W／in 3 )，而90年代己达6W／cm 3 (100 W／in 3 )以上。如何将产生的大量热量散发出去，这是电子装备在一定环境温度条件下能长期正常工作的保证，也是对电子装备的可靠性要求。在这类功率电路的电参数设计、结构设计及热设计三部分中，热设计显得更为重要。因为热耗散的好坏直接影响着电子装备的电性能和结构性能，甚至可引起重要电件能失效和结构的破坏。据统计，在电子产品失效中，由热引起的失效所占比重最大，为55％。由此可见，解决好热耗散是功率微电子封装的关键。

为从根本上改进产品的性能，全力研究和开发具有高热导及良好综合性能的新型封装材料显得尤为重要。热膨胀系数（CTE），导热系数(TC)和密度是发展现代电子封装材料所必须考虑的三大基本要素，只有能够充分兼顾这三项要求，并具有合理的封装工艺性能的材料才能适应电子封装技术发展趋势的要求。而SiC颗粒增强铝基复合材料则恰恰是既具有铝基体优良的导热性又可在相当广的范围内与多种材料的CTE相匹配的复合材料。 [1 ～ 2]

对表1中列出的芯片材料 Si、GaAs 以及各种封装材料的性能指标进行对比，不难看出，传统的材料如Al、Cu、Invar合金、Kovar 合金、W/Cu 合金、Mo/Cu 合金等 ,不能满足先进电子封装应用中低膨胀、高导热、低成本的严格要求。而Al 2 O 3 和BeO材料是广为使用的电子封装材料，但由于综合性能、环保、成本等因素，已难以满足功率微电子封装的要求。SiC颗粒增强铝基复合材料具有与Si、GaAs相匹配的热膨胀系数(CTE)以及强度高、重量轻、工艺实施性好、成本较低等特点。

因此，既具有优良的物理、机械性能，又具有容易加工、工艺简单、成本低廉、适应环保要求的新型微电子封装材料——SiC颗粒增强铝基复合材料——已能全面满足高密度电子封装技术的要求，成为最具有发展前景金属基复合材料。

表1 常用封装材料性能指标 [3]

 

材料 热膨胀系数 （10-6/K） 热导率 （W/(m*K）) 密度 (g/cm3) Si 4.1 150 2.3 GaAs 5.8 39 5.3 Al2O3 6.5 20 3.9 BeO 6.7 250 2.9 AlN 4.5 250 2.9 Al 23 230 2.7 Cu 17 400 8.9 Steel（4140） 13.5 50 7.8 Mo 5.0 140 10.2 W 4.45 168 19.3 Kovar 5.9 17 8.3 Invar 1.6 10

篇13

MEMS器件设计团队在开始每项设计前,以及贯穿在整个设计流程中都必须对封装策略和如何折中进行考虑和给与极大的关注。许多MEMS产品供应商都会把产品封装作为进行市场竞争的主要产品差异和竞争优势。

封装选择规则

设计MEMS器件的封装往往比设计普通集成电路的封装更加复杂,这是因为工程师常常要遵循一些额外的设计约束,以及满足工作在严酷环境条件下的需求。器件应该能够在这样的严苛环境下与被测量的介质非常明显地区别开来。这些介质可能是像干燥空气一样温和,或者像血液、散热器辐射等一样严苛。其他的介质还包括进行测量时的环境,例如,冲击、震动、温度变化、潮湿和EMI/RFI等。

首先,MEMS器件的封装必须能够和环境进行相互影响。例如,压力传感器的压力输入、血液处理器件的流体入口等。MEMS器件的封装也必须满足其他一些机械和散热裕量要求。作为MEMS器件的输出,可能是机械电机或压力的变化,因此,封装的机械寄生现象就有可能与器件的功能相互影响和干扰。

例如,在压阻传感器内,封装应力就会影响传感器的输出。当封装中不同材料混合使用时,它们的膨胀和收缩系数不同,因此,这些变化引起的应力就附加在传感器的压力值中。在光学MEMS器件中,由于冲击、震动或热膨胀等原因而产生的封装应力会使光器件和光纤之间的对准发生偏移。在高精度加速度计和陀螺仪中,封装需要和MEMS芯片隔离以优化性能(见图1)。

根据生产的MEMS器件类型的不同,电子性能的考虑可以决定所选封装类型的策略。例如,电容传感MEMS器件会产生非常小、并可以被电子器件所识别的电荷,在设计时就需要特别注意电路和封装中的信号完整性问题。

通常,大多数基于MEMS的系统方案都对MEMS芯片提供相应的电路补偿、控制和信号处理单元。因此,一个MEMS芯片和定制ASIC芯片可以被集成在同一个封装内。同样,电路也可以是集成了MEMS器件的单芯片、单封装(见图2)。

MEMS器件有时也采用晶圆级封装,并用保护帽把MEMS密封起来,实现与外部环境的隔离或在下次封装前对MEMS器件提供移动保护。这项技术常常用于惯性芯片的封装,如陀螺仪和加速度计。

这样的封装步骤是在MEMS流片过程中实现的,需要在洁净环境中按照晶圆处理流程操作。相比而言,集成电路的大部分封装都是在晶圆被切割完成后的芯片级完成的,对封装过程的环境洁净程度没有特别高的要求。

MEMS芯片设计者更愿意使用成本非常低廉的标准封装形式,因此采用塑料封装或与集成电路兼容的封装,这可以利用集成电路工业领域的成本优势。使用标准封装也降低了设计和测试时间,封装本身的成本也非常低。一个通行的准则是,如果MEMS器件可以安装在PCB板上,它就有可能采用标准集成电路封装形式(见图3)。

然而,当今绝大多数MEMS器件封装都是客户定制的,并且对特殊应用进行了优化。所以,标准集成电路封装不能承受前面所描述的那些严酷条件对介质所带来的影响。

MEMS器件封装的挑战是未来所大量应用的两个领域:医疗电子和汽车电子。在这两类应用中,被测量的介质对于MEMS器件来说是非常严酷的。在汽车电子领域,需要测量内燃机机油、燃油、冷却液热辐射、尾气排放等的压力或化学成分。这两个领域对器件都要求具有高可靠性和极端坚固的特点。所以,长寿命(特别是医用可植入设备)、小尺寸(见图4)、生物材料兼容性(见图5)是在选择封装设计、材料和接口时所面临的最大问题。

传统MEMS器件封装形式

早期MEMS器件封装形式采用SOC(system-on-Chip:片上系统)技术、以CMOS工艺组装一个或多个MEMS器件,包括模拟和数字工艺。MEMS产品也可以采用SIP(System-in-Package:封装内系统)技术在前面讨论的封装中集成两个或多个芯片。搭接线(wire-bonding)用于连接封装内的芯片,包括MEMS芯片。现今,这种技术正被集成电路生产领域中的倒装芯片封装技术所替代(见图6)。

在以前,工程师常常把封装设计留在关键传感器和电路设计完成后的最后阶段。然而,这种设计流程在产品面市压力和激烈竞争的冲击下发生了变化,迫使工程师改变他们的设计方法。否则,产品封装的劣势将会错过极佳市场窗口。另外,由于设计工具匮乏,当应力或其他影响因素没有被合理评估时,就使得设计失败。

新型开发工具

当前,用于封装设计的新技术已经接近了MEMS器件制造的水平。硅通孔(TSV)蚀刻技术可以实现高达100多μm的晶圆蚀刻深度。因此,MEMS晶圆厂就可以采用这种和MEMS制造相同级别的技术来制造封装了。

硅通孔(TSV)的运用使另外一种技术得以实现,那就是多芯片堆叠技术。该技术将多个芯片的管芯堆叠在一个封装中,并通过硅通孔连接在一起。芯片堆叠使芯片的封装更小,但会使封装会变得更加复杂。热量必须在堆叠得极其接近的芯片之间传递,从而产生散热问题;另外机械结构的稳定性也必须仔细仿真以确保良好的性能和可靠性。传统的集成电路封装工厂目前也开始提供特殊的MEMS器件封装,而且设备供应商也投入开发新的封装和测试设备。因此,MEMS器件的封装选择是很多的。MEMS器件集成多个传感器,以及与相应的软件配套来提供更高附加值的系统正逐渐向多芯片封装解决方案方向发展。芯片堆叠可以通过一次一片的方式生产,也可以通过晶圆级封装方式进行。

未来发展趋势

篇14

1、引言

微电子机械系统(MEMS)从航空体系到家用电器提供了非常有潜在性的广阔的应用范围，与功能等效的宏观级系统相比，在微米级构建电子机械系统的能力形成了在尺寸、重量和功耗方面极度地缩小。保持MEMS微型化的潜在性的关键之一就是高级封装技术。如果微系统封装不好或不能有效地与微电子集成化，那么MEMS的很多优点就会丧失。采用功能上和物理上集成MEMS与微电子学的方法有效地封装微系统是一种具有挑战性的任务。由于MEMS和传统的微电子工艺处理存在差异，在相同的工艺中装配MEMS和微电子是复杂的。例如，大多数MEMS器件需要移除淀积层以便释放或形成机械结构，通常用于移除淀积材料的这些工艺对互补金属氧化物半导体(CMOS)或别的微电子工艺来说是具有破坏性的。很多MEMS工艺也采用高温退火以便降低结构层中的残余材料应力。典型状况下退火温度大约为1000℃，这在CMOS器件中导致不受欢迎的残余物扩散，并可熔化低温导体诸如通常用于微电子处理中的铝。

缓和这些MEMS微电子集成及封装问题的一种选择方案就是使用封装叠层理念。叠层或埋置芯片工艺已成功地应用于微电子封装。在基板中埋置芯片考虑当高性能的内芯片互连提供等同于单片集成的电连接时，保护微电子芯片免受MEMS环境影响。埋置型芯片封装尤其适合于微系统封装诸如元器件必须于外部环境中的微光学器件或天线等。

已证明的几种MEMS封装方法，考虑到埋置型MEMS封装，这些方法在实际封装安装或创造适合于MEMS环境的模块装配期间，采用微电机技术。本文中描述的埋置型叠层封装方法不同于扩展现存的多芯片及微电子封装工艺。当允许与微电子高性能集成时，创造适合于MEMS的模块。MEMS埋置型叠层工艺是为微电子封装研发的挠曲基板上芯片封装的衍生物。使用COF初始的可行性已证明，那些结果突出了更进一步研究使MEMS器件损坏最小化的工艺的需要。

2、COF/MEMS封装工艺

在基本的COF工艺中，当芯片被埋置于如图1所示的塑料基板中时，通过布图的叠层完成电互连。COF互连叠层在芯片粘附之前预装配，叠层的底层通常为聚酰亚胺薄膜，叠层的顶层也可为聚酰亚胺薄膜。铜用于使预装配叠层金属化，采用聚酰亚胺或热塑胶粘剂在COF叠层上面朝下粘附芯片，把芯片压焊到叠层上之后，使用塑料模塑成形工艺诸如传递、压缩或注射模塑在元器件周围形成基板，在基板模塑期间模块温度不超过210℃。

下一步工艺就是芯片与叠层进行电连接，穿过叠层到元器件焊盘，通过激光钻通通路完成电连接。接着为了形成电互连，把Ti/Cu金属化进行溅射并布图，依据目标应用采用不同类型的顶层金属化。对MEMS封装而言，通过增加额外的激光融除步骤允许物理通路到MEMS器件(如图1)来增加COF工艺。也要进行附加的等离子蚀刻使在窗口中积累的聚酰亚胺残余物最小化。接着在COF叠层移去之后把的MEMS器件释放。

3、改进coF/MEMS激光融除工艺

在初始封装分析阶段发现的最严重的问题就是由于激光融除过度的加热造成的MEMS器件翘曲或失效。最易受过热影响的器件是到基板通路的热损耗弱的长、薄结构的器件，诸如热驱动器。另外，MEMS芯片的材料特性也可促成热损坏问题。在350nm状况用连续的氩离子激光完成COF激光融除。由于与融除有关的热问题较少，短脉冲、高瞬时功率激光是较好的。然而，在标准的COF工艺中采用的氩离子激光的使用授权对成本和设备进行限制。在350nm状况下氩离子激光特别会损坏多晶硅试验器件，因为它们实际上吸收那个波长的所有的入射的激光能量。再者，MEMS芯片上未覆盖的顶部多晶硅层特别对热损坏易受影响，因为在融除期间它是直接于激光束的。

3.1、叠层融除概述

如前所述，采用350nm状况下连续不断的氩激光运作完成COF工艺中的激光融除。激光的半功率射束宽度(HPWB)标称为9μm。如图2示出了在融除期间使用的激光扫描图案。对每个通路而言，在6～12 mm对幅中穿过模块表面进行激光扫描，当认为激光束影响模块表面时，使用快门控制。

在交叉通路的末端，使激光正交步进并颠倒过程使另一通路穿过模块。正交步进的数量决定通路之间的重叠数。使用重叠来改进融除的均匀性。由于功率仅为中心激光束的一半，因此在激光束边缘融除较少的聚酰亚胺薄膜单个通路之后，聚酰亚胺薄膜融除的深度是不一致的。选择不是太大或不是太小的重叠是关键的，是在先前通路上得不到足够功率的融除区域的又一机会。大的重叠可产生大量的融除而不足够的重叠将产生不能融除的材料保留于模块上。图3示出了一排留在大块微机电MEMS芯片上的叠层材料。通路问的重叠太小不能认为融除是良好的一致性。扫描率在决定融除工艺特征方面是又一关键性因素，慢扫描率考虑更多的目标时间，将融除更多材料，采用较快的扫描率清除残留的聚酰亚胺薄膜或使过热的目标区域的危险性最小化。

3.2、叠层融除特性

为了测量并分析激光融除工艺，对几个COF封装样品进行测试，由于在实验室激光是设定的，只有限定数目的扫描率是可用的，因此选择150Hz(1350μm/s)作为融除大量材料的扫描率，选择600Hz(5400μm/s)用于抛光融除，清除大量融除后残余材料，只有两个变量参数为通路问的叠层和功率等级。通路问的叠层是调研的第一量，采用改变的叠层融除试验样品来决定哪个叠层将提供最大的一致性。对试验样品的分析表明相邻通路中心之间的间距为3μm，提供最均匀的融除覆盖，在随后的试验中使用此间距来确定融除深度对激光功率变换的敏感性。

下一步就是测量与功率级有函数关系的融除深度，对此试验采用有60μm厚的叠层COF封装样品。当大量融除的激光功率从1～4W变换，融除抛光的功率从1～5W变换时，在试验样品的叠层中融除窗口。伴随特定功率级每个通路，用表面光度仪测量叠层融除的深度。图4示出了这些试验的结果。

3.3、改进的叠层融除工序的研究

描述了激光融除工艺特征之后，对改进的融除进行调研。首先对显示MEMS器件损坏的COF/MEMS模块采用1.6W功率进行融除，然而直到激光进入埋置芯片几个微米之内时，功率才下降，因此对采用较低激光功率的新的融除程序和移去叠层的替代法进行研究和开发。

较低功率融除的第一次尝试没有成功，把激光功率设定到1W，希望只是降低功率会降低MEMS器件损坏的潜在性。然而，在1W(150Hz)状况下融除是缓慢的，并且在几个通路之后出现了过度的残余物，产生了不受欢迎的副作用。再者，残余物开始变硬，对融除造成了困难，不能用O2或CF4/O2等离子蚀刻移除。

下一个程序就是结合高功率融除移去大部分的叠层，接着当融除继续到更接近芯片时降低功率采用2W(150Hz)的功率融除COF/MEMS模块，直到剩下的材料不到10μm。采用3W(600Hz)的融除抛光来移除剩余材料。

此程序比移去大部分叠层的先前的尝试效果更好，并且残余物不变硬，但融除抛光不能彻底移去大量融除后剩下的接近10μm的残余物。虽然采用(CF4/O2)的4小时的等离子灰来除去残余叠层物，但是当除去残余物时，等离子灰循环太长引起了在整个模块上方叠层的分层现象，也开始蚀刻MEMS芯片上的多晶硅。

把实际降低融除诱发损坏方案与前面两次尝试相结合，第一次尝试失败，原因在于1W的功率不能足够融除电介质残余物变硬前的材料。第二程序失败，是由于融除抛光和等离子灰移除之后剩下大量的材料。第三程序的成功是由于采用了三步融除并伴随短的等离子灰移除，高压水擦洗有助于使每个步骤后剩下的残余物最小化，从而使硬化的可能性最小化，此程序的步骤如表1所示。

第一次融除步骤的目的是移除足够的叠层考虑使用设定的低功率，在2W(150Hz)状况下用3个通路完成这一步骤，该步骤移除了第一层聚酰亚胺薄膜和内层胶粘剂(约30μm)。第二融除步骤在1W状况下包括5～7通路，此步骤融除底部聚酰亚胺薄膜(约25μm)，并留下仅仅较低的胶粘剂层通过融除抛光移除。融除抛光(6个通路，3W,600Hz)清除大部分残余物电介质和胶粘剂。

融除之后，使用等离子灰和高压水擦洗，在低功率融除状况下从第二次尝试得到的积极的教训之一就是短的(小于90分钟)等离子灰(CF4/O2)在除去融除抛光后留下的残余物方面是非常有效的。采用低压(约1乇)使封装芯片上氮化物或氧化物蚀刻最小化，最后步骤就是高压水擦洗，为的是除去任何不能保留于MEMS芯片表面上的硅石残余物，在每个融除步骤后也要使用高压擦洗。

3.4、二氧化硅层的热保护

在COF封装之前，把MEMS芯片用保护性二氧化硅涂层覆盖，通过激光融除使其上方区域，初始采用300nm到1μm厚的保护性氧化物使表面诸如反射微镜盘上的残余物最小化。保护性氧化物涂层意外的益处之一就是降低了MEMS器件对激光融除的易损性，即使在1.6W状况下进行融除，氧化物涂层区域中的MEMS器件显示出较少的激光加热损坏的证据。降低损坏最可能的原因是通过氧化物层提供了热隔离。

COF/MEMS工艺中融除首要的是光热现象。采用高于1ms脉宽的聚酰亚胺的紫外激光融除已表明是首要的光热反应现象。在COF/MEMS工艺中采用的激光脉宽可确定为激光束的HPBW覆盖表面上点的时间量。通过此定义，大量融除和融除抛光步骤的脉宽依次为6.67ms和1.67ms，这显示出光热融除是可预料的。

在350nm聚酰亚胺薄膜的光热融除的温度阈值的最小值为850℃，理论化的聚酰亚胺薄膜的最佳的光热融除发生的温度为1100～1500℃。结果，接近聚酰亚胺薄膜融除的任何材料，诸如埋置型MEMS芯片，使经受至少850℃的热源，可能高达1500℃，这一数值的温度最易导致多晶硅结构中的失效发生。

二氧化硅的热传导率为1.0～1.4WK-lm-1，大大低于硅的热传导率160WK-lm-1或多晶硅的热传导率30WK-lm-1。溅射或旋涂玻璃(SOG)氧化物保护层的存在对保护采用顶部多晶硅层的MEMS结构是特别重要的，因为这些器件在表面，否则对融除的热效果没有绝缘作用。

3.5、采用改进的叠层融除协议的结果

改进的融除方案的使用非常成功，图5示出了在COF/MEMS模块中含有一对扫描微镜窗口的融除工艺。图5描绘了(a)2W，(b)1W，(c)3W融除抛光和(d)(CF4/O2)等离子灰之后融除的状况。注意到伴随等离子灰在表面现象的情况，使用与等离子清洗有联系的改进的融除方案极大地降低了试验芯片上激光诱发损坏现象的发生。再者，二氧化硅保护层的使用极大地降低了残余物并且有助于MEMS器件的额外热绝缘的形成。图6示出了经试验发现的封装和组装的扫描微镜，与未封装的控制芯片上相同器件具有相同的运作特性。

4、应用

COF/MEMS工艺拥有部分富有吸引力的MEMS和电子封装的特征。由于采用了直接金属化，芯片互连具有极低的寄生电容和电感。使用的三维封装技术，实际上是把焊盘定位于芯片上任何地方的能力，以及从很多装配技术主宰芯片的能力。当COF/MEMS工艺不能主导每一种类的MEMS器件，存在宽范围的器件诸如微光学器件、RFMEMS、以及微流体器件是适用于此工艺的。成本是此封装工艺的限制之一，为了降低COF工艺的成本需做出极大的努力，对应用于诸如军品及航天电子领域而言，要求其具有独特的性能，主要采用此封装替代品。在本文中证明的MEMS封装技术增加的步骤，不能显著地增加到每个模块的总成本上，由于所做的每个努力是使用本地化的现存的COF工艺的设备和工艺。再者，在文中包含的埋置型叠层理念可通过适于特定能力的折中成本的别的方法实现。

如前所述，COF/MEMS封装最先实际应用之一就是用于主导微光学器件。活塞微镜的COF/MEMS封装技术是特别有吸引力的，原因是这些器件在释放之后不需要装配。因此，主要的要求就是提供微镜的光存取，并在电学方面集成微镜和控制电路。图7示出了COF/MEMS微镜组装设计，通过采用在镜芯片下方放置微控制器的三维理念可获得更小型化的封装。如图7所示，小的镜阵列(5×5)被成功地封装并在包含简单微电子驱动电路的COF/MEMS模块中运作。含有较大阵列的封装合并全功能微镜控制器芯片。COF/MEMS封装的别的应用包括埋置型RF天线和开关阵列，与活塞微镜一样，很多RFMEMS器件在释放后不需要组装并与COF/MEMS封装技术工艺非常兼容。在COF/MEMS封装中埋置RF MEMS开关和天线将促进微波系统结构的小型化。